東芝、１６ナノプロセス対応の高誘電絶縁技術開発

　東芝は１５日、将来の線幅１６ナノメートルプロセス半導体の実現に必要とされる高誘電率ゲート絶縁膜技術を開発したと発表した。高い誘電率と高速性を両立するめに「ストロンチウムジャーマナイド層」を挿入したのが特徴。これにより一般的な酸化シリコン材料換算の膜厚（ＥＯＴ）０．５ナノメートルの実現にめどをつけた。半導体プロセスの微細化には誘電率が高く、かつ電子移動度が高速の高誘電率ゲート絶縁膜開発が必須。
　[エレクトロニクス]　

メニューに戻る